從90 nm 技術節點開始，等離子氮化SiON 柵氧化層被廣泛用作先進的CMOS 器件制造。作為傳統SiO2 柵氧化層的替代材料，SiON 柵氧化層因其具有較高的介電常數而能有效地抑制硼等柵極摻雜原子在柵氧化層中的擴散。氮化后熱退火處理(Post Nitridation Anneal, PNA)是制備等離子氮化SiON柵氧化層的一個重要步驟，主要用于修復晶格損傷并形成穩定Si-N 鍵，同時在氧化氛圍下通過界面的二次氧化反應來修復SiO2/Si 界面的損傷。本文通過對傳統柵氧制備工藝中PNA 單一高溫退火工藝的溫度、氣體氛圍進行優化，提供了一種通過提高柵氧化物的氮含量來提其高介電常數的方法。實驗數據表明，與傳統的制備方法相比，采用本方法所制備的SiON 柵氧化層中氮含量可以提高30%以上，柵氧界面態總電荷可減少一個數量級，PMOS 器件的NBTI 壽命t0.1% 和t50%可分別提高15.3% 和32.4%。

1、引言

　　超大規模集成電路(VLSI)和特大規模集成電路(ULSI)的快速發展，對器件加工技術提出更多的特殊要求，其中MOS 器件特征尺寸進入納米時代對柵氧化層的要求就是一個明顯的挑戰。柵氧化層的制備工藝是半導體制造工藝中的關鍵技術，直接影響和決定了器件的電學特性和可靠性。

　　MOSFET器件的關鍵性能指標是驅動電流，驅動電流的大小取決于柵極電容。柵極電容與柵極表面積成正比，與柵介質厚度成反比。因此，通過增加柵極表面積和降低柵介質厚度均可提高柵極電容，而降低柵介質SiO2 的厚度就變成推進MOSFET 器件性能提高的首要手段。

　　但當半導體技術進入90 納米時代以來，傳統單純降低SiO2 厚度的方法遇到了前所未有的挑戰。因為這時候柵介質SiO2 的厚度已經很薄(<20 魡)，柵極漏電流中的隧道穿透機制已經起到主導作用。隨著SiO2 厚度的進一步降低，柵極漏電流也會以指數形式增長。柵介質厚度每降低2魡，柵極漏電流就會增加10 倍。另一方面，柵極、SiO2 柵介質和硅襯底之間存在雜質的濃度梯度，隨著柵介質厚度的不斷降低，柵極里摻入的硼等雜質會從柵極中擴散到硅襯底中或者固定在柵介質中，這會影響器件的閾值電壓，從而影響器件的性能。誠然，增加柵介質厚度可以有效抑制柵極漏電流和柵極中雜質的擴散，但是晶體管驅動電流、翻轉延遲時間等關鍵性能也會大打折扣。這種驅動電流和柵極漏電對柵介質厚度要求上的矛盾，對于傳統的SiO2 柵介質而言是無法回避的。

C = e0KA/t

　　其中，C = 柵極電容;e0 = 在空氣中的電容率;K= 材料的介電常數;A= 柵極表面積;t= 柵介質厚度。

　　從柵極電容的公式中我們可以看出，柵極電容不僅取決于柵極表面積和柵介質厚度，還取決于柵介質的介電常數，故減少柵介質厚度不是提高柵極電容的唯一方法。即使柵介質厚度保持不變，提高柵介質的介電系數K 也可達到降低EOT 及增加柵極電容的效果。因此，如何提高柵介質的介電系數K成為了當務之急。

　　在現階段，提高柵介質的介電系數的方法大致有兩大類：

　　一類是采用全新的高介電系數的材料作為柵介質，如氮氧化鉿硅(HfSiON)等。但采用全新材料涉及到柵極材料的選擇，晶格常數的匹配及曝光蝕刻等一系列工藝集成問題，技術開發周期相對較長，不能立即滿足45 納米技術的迫切需求。同時全新材料在技術上與以前工藝有較大差異，技術更新的成本過高。

　　另一大類則仍保持SiO2 作為柵介質，通過SiO2氧化膜里摻入氮使之成為致密的SiON 來提高柵介質的介電系數。因為傳統柵介質SiO2 的K 值是3.9，而純的Si3N4 的K 值可達到7，通過摻雜氮的多少可以實現對SiON 柵介質介電系數剪裁的目的。氮原子的摻入還能有效地抑制硼等柵極摻雜原子在柵介質中的擴散。同時，該方法仍然采用SiO2 作為柵介質的主體，因此與前期技術有良好的連續性和兼容性。

　　目前業界通常有三種主要的方法可實現SiO2中的氮摻雜以形成SiON。

　　第一種方法是在SiO2 的生長過程中通入NO 等含氮氣體，從而在生長過程中直接摻入氮。但這種方法摻雜的氮均勻性很難控制，不能適應半導體生產的要求。

　　第二種方法是在SiO2 介質生長完成后，采用在NO/N2O 等含氮氣體環境中進一步退火的辦法摻雜氮。這種方法摻入的氮原子容易聚積在SiO2 和溝道的界面處，從而對溝道中載流子的遷移速度產生負面影響。

　　第三種方法是在SiO2 生長結束后，通過等離子體實現氮摻雜。該方法摻入的氮原子濃度高，深度上主要分布在柵介質的上表面而遠離SiO2/ 溝道界面，是目前半導體業界廣泛接受的提高柵介質介電系數的方法。其具體工藝由三步組成：

　　1)采用ISSG(In-Situ Steam Generation)原位水蒸汽氧化方法生長SiO2 介質層;

　　2)采用DPN(Decoupled Plasma Nitridation)氮氣等離子體向SiO2 介質中摻雜氮;

　　3)采用PNA(Post Nitridation Anneal)高溫退火工藝穩定N 摻雜及修復介質中的等離子體損傷。

　　在上述制備工藝中，由于柵介質中摻入的氮原子濃度高且主要分布在柵介質的上表面，因此對后續PNA 高溫退火工藝的溫度、氣體氛圍和時間間隔必須嚴格控制，以防止本征氧化層和有機吸附對氮摻雜造成的影響;此外，PNA 的高溫退火工藝既容易造成表面氮原子的揮發，又能使氮原子獲得能量而繼續擴散，造成部分氮原子聚積在SiO2/Si 界面處，從而對溝道中載流子的遷移速度產生負面影響。

　　本文對上述制備工藝中PNA 的單一高溫退火工藝的溫度、氣體氛圍做了優化，提供了一種通過提高柵氧化物氮含量來提高其介電常數的方法。

2、實驗和測試方法

　　實驗采用300 mm，P 型(100)硅晶圓，電阻率8～12Ω-cm，在氧化工藝前對硅片表面進行標準清洗。柵氧化層采用AMAT Centura ACP 快速退火設備制備。

　　首先對基底執行熱氧化操作和熱處理操作，以形成具有穩定和均勻的目標厚度的SiO2 柵氧化層;其次通過等離子體氮化技術對所述SiO2 柵氧化層進行氮的注入，使SiO2 中的部分O 原子由N 原子取代形成Si-N鍵，從而將所述SiO2 柵氧化層調整為具有一定氮濃度和介電常數的SiON 柵氧化層;然后通過高溫(1000℃-1100℃)和純惰性氣體(如N2 等) 氛圍對SiON 柵氧化層進行氮化處理，以修復晶格損傷并形成穩定Si-N 鍵，從而形成穩定的氮含量和介電常數;最后在低溫(500℃-800℃) 的氛圍下對SiON 柵氧化層進行再氧化處理，以修復SiO2 / Si 界面。

　　柵氧化層厚度和氮含量利用Revera RVXTM1000X-Ray Photoelectron Spectroscopy 測量和表征。柵氧化層界面態利用SEMILAB FAaSTR 350 來測量和表征。PMOS 器件的NBTI (Negative Bias Temperature Instability)性能利用Agilent 4072 來測量和表征。

3、實驗結果分析

　　柵氧中的氮主要利用DPN 工藝通過氮氣等離子體向SiO2 介質中摻雜氮來實現，其氮含量主要由DPN 的工藝條件來決定。增加柵氧中的氮含量有助于提高柵氧的介電常數并降低柵氧的漏電流，同時，氮含量越高其對抑制硼等柵極摻雜原子在柵介質中擴散的能力也越強。因此，優化現有工藝條件，提高柵氧中的氮含量成為一個極為迫切的要求。

　　表1 為采用高溫氮化和低溫ISSG 再氧化處理后柵氧氮濃度的變化。實驗數據表明，在保持相同DPN 工藝條件下，與僅僅采用單一高溫純氧氣退火處理工藝相比，引入高溫氮化和低溫ISSG 再氧化處理后，柵氧中氮濃度可以提高30%以上。實驗結果表明，高溫純氮氣氣氛有助于增加摻雜氮與硅成鍵的幾率，有助于促進柵氧中氮的鍵合和穩定，可以實現在現有工藝條件下提高柵氧化物介電常數并對其介電常數進行精確剪裁的目的。

　　DPN 等離子體在對柵介質進行氮摻雜的同時，高能粒子的碰撞會對柵介質產生損傷。對于65 納米以下技術節點而言，柵介質厚度相對較薄，等離子體中的高能粒子穿透柵介質直接損傷溝道及界面的危險急劇增加，必須采用改進方法予以解決。

　　本文通過高溫和純惰性氣體(如N2 等)氛圍對SiON 柵氧化層進行氮化處理，以修復DPN 工藝中造成的晶格損傷并形成穩定Si-N 鍵，從而形成穩定的氮含量和介電常數;然后在低溫的氧化氛圍下對SiON 柵氧化層進行ISSG 再氧化處理，利用原子氧的強氧化作用來修復SiO2/Si 的界面缺陷，結果如表2 所示。數據表明，與僅僅采用單一高溫純氧氣退火處理工藝相比，引入高溫氮化和低溫ISSG 再氧化處理后，柵氧化層Si/SiO2 界面態得到了有效的改善，其界面態總電荷減少了一個數量級。實驗結果表明，高溫氮化和低溫ISSG 再氧化處理可有效改善柵氧的界面態。

　　如前所述，在DPN 工藝后引入高溫氮化和低溫ISSG 再氧化處理后得到的柵氧化物薄膜體內缺陷少，界面態度也比較小，氧化物薄膜的質量比較高。表3 為高溫氮化和低溫ISSG 再氧化處理對PMOS器件NBTI 壽命的影響。數據表明，與僅僅采用單一高溫純氧氣退火處理工藝相比，引入高溫氮化和低溫ISSG 再氧化處理后，柵氧化層的0.1% 和t50%分別提高了15.3%和32.4%。實驗結果表明，高溫氮化和低溫ISSG 再氧化處理可有效改善PMOS 器件的NBTI 性能。

4、結論

　　本文通過對傳統柵氧制備工藝中PNA 單一高溫退火工藝的溫度、氣體氛圍做了優化，提供了一種通過提高柵氧化物氮含量來提高其介電常數的方法。采用本文提供的方法制備的SiON 柵氧化層不僅具有穩定的氮含量，而且能有效提高柵氧化物氮含量30%左右，從而使所制備的柵氧化物具有較高的介電常數，實現了對SiON 柵介質介電系數精確剪裁的目的。同時，采用本方法所制備的SiON 柵氧化層界面態總電荷可減少一個數量級，PMOS 器件的NBTI 壽命t0.1% 和t50%可分別提高15.3% 和32.4%。