為避免金屬掩膜易引起的微掩膜，本文采用SiO2介質作為掩膜，SF6/O2/Ar作為刻蝕氣體，利用感應耦合等離子體刻蝕(ICP)技術對4H-SiC trench MOSFET柵槽刻蝕工藝進行了研究。本文詳細研究了ICP刻蝕的不同工藝數(shù)對刻蝕速率、刻蝕選擇比以及刻蝕形貌的影響。實驗結果表明：SiC刻蝕速率隨著ICP功率和RF偏壓功率的增大而增加；隨著氣體壓強的增大刻蝕選擇比降低；而隨著氧氣含量的提高，不僅刻蝕選擇比增大，而且能夠有效地消除微溝槽效應。刻蝕柵槽形貌和表面粗糙度分別通過掃描電子顯微鏡和原子力顯微鏡進行表征，獲得了優(yōu)化的柵槽結構，RMS表面粗糙度<0.4nm。

　　由于SiC具有寬禁帶(2.3～3.3eV)、高臨界擊穿電場(3×10⁶ V/cm)、高飽和電子漂移速度(2×10⁷ cm/s)、高熱導率(4.9 W/(cm· K))等優(yōu)點，使得SiC材料在制備大功率、高溫、高頻、抗輻射的半導體器件等方面具有極其廣泛的應用。

　　然而，SiC材料硬度高、化學性質穩(wěn)定，難以通過濕法腐蝕形成各種結構，目前只能采用干法刻蝕的方法。對于SiC槽柵結構器件如UMOSFET、Trench Gate IGBT以及SiC MEMS器件等三維結構器件，刻蝕形貌、刻蝕損傷以及刻蝕表面殘留物等均對SiC器件的研制及性能有很大的影響。目前刻蝕SiC最常用的氣體是F基氣體，如CF4、SF6，本次實驗采用了SF6/O2/Ar作為刻蝕氣體。由于采用金屬做掩膜，容易在刻蝕過程中金屬簇會濺射到SiC表面，而金屬刻蝕速率遠小于SiC刻蝕速率，從而導致微掩的形成，為了消除微掩膜效應以及殘留金屬的污染，本實驗采用了高陡直的SiO2介質作為刻蝕掩膜，通過掃描電鏡(SEM)觀測和原子力顯微鏡(AFM)觀測發(fā)現(xiàn)刻蝕表面很光滑，實驗中RMS表面粗糙度為0.36nm，未出現(xiàn)微掩膜；通過調節(jié)刻蝕參數(shù)，可以實現(xiàn)高刻蝕選擇比的SiC刻蝕。

　　在SiC的刻蝕工藝中，如何消除“微溝槽”是該工藝中的難點，微溝槽指在臨近側壁的底部形成的V形凹槽，它主要是由于該處刻蝕速率增強造成的；微溝槽的存在會導致器件的電場集中，降低器件的穩(wěn)定性和可靠性，本文對微溝槽消除方法進行了探究，最終獲得了高刻蝕速率、高陡直性、高刻蝕選擇比、無微溝槽且底腳圓滑的柵槽刻蝕工藝條件。

　　1、實驗步驟

　　本實驗采用4H-SiC襯底作為刻蝕材料，經常規(guī)清洗后，等離子增強化學氣相沉積(PECVD)生長2μm厚SiO2作為SiC刻蝕的硬掩膜，之后LPCVD生長100nm非晶硅，此非晶硅作為刻蝕SiO2的掩膜，刻蝕圖形為寬度3μm 長條形區(qū)域。對非晶硅和SiO2的刻蝕分別利用Lam Research 公司的Rainbow 4420和Rainbow 4520，對SiC的刻蝕采用德國Sentech公司的SI500系列ICP刻蝕機。為了研究不同刻蝕參數(shù)對SiC刻蝕速率、刻蝕選擇比、微溝槽的消除的影響，選用了如下的刻蝕條件：ICP功率變化范圍為400～800 W，偏壓功率為30～200W，刻蝕壓強為0.2～2Pa，通過改變O2的流速使得O2含量變化范圍為10%～50%來研究氧氣含量對刻蝕效果的影響。通過SEMS-5500觀測刻蝕形貌和刻蝕深度，利用AFM 分析了樣品刻蝕的表面粗糙度的變化情況。

　　3、結論

　　為避免金屬掩膜易引起的微掩膜，本文采用SiO2作為掩膜，詳細研究了不同工藝參數(shù)包括ICP功率、RF偏壓功率、壓強、氧氣含量等對SiC槽柵區(qū)域的刻蝕速率、SiC與SiO2的刻蝕選擇比、刻蝕形貌的影響。研究結果表明可通過調節(jié)ICP功率和RF功率優(yōu)化SiC刻蝕速率，可通過調節(jié)壓強和O2含量調節(jié)刻蝕選擇比，重點研究了消除微溝槽的方法。最終獲得了高刻蝕速率，高陡直性，高刻蝕選擇比，無微溝槽且底腳圓滑的優(yōu)化刻蝕工藝條件。在ICP功率為800 W，RF功率為100 W，反應室壓強為0.4Pa，SF6/O2/Ar流量為15/45/30的刻蝕條件下，刻蝕陡直性好，底部平整，無微溝槽且底腳圓滑的刻蝕效果，刻蝕速率約500nm/min。本文對高質量SiC柵槽工藝及各種柵槽結構SiC器件的研發(fā)具有一定借鑒意義。